Decidir cómo dividir de señal mixta funciones entre dos o más mueren es un complejo ejercicio de equilibrio entre diseño compensaciones, ya que esta muestra de diseño WiMax
La prometida ventajas de la tecnología digital son sólo tan buena como la capacidad de las tecnologías analógicas a traducir fielmente el lenguaje digital de 1s y 0s natural en señales analógicas. El avance de la revolución digital se ha caracterizado por la ley de Moore, que establece que el número de transistores en un chip se duplica cada 18 meses.
Analog tecnologías, por otra parte, se caracterizan por la Ley de Murphy-si algo puede salir mal, lo hará. Analog tecnologías de progreso en un ritmo más mesurado dictada no proceso de mejoras, sino por las innovaciones en los circuitos y transistores de modelado físico. Estas tecnologías mejorar cada vez más en múltiples dimensiones de desempeño, poder e integración.
Integración de las tendencias y en el caso de particionamiento
Integración tendencias son una función del volumen y la madurez del sistema, en muchos casos la aceptación y el sistema de unidad de volumen de producción nunca crecen recurrente para justificar el desarrollo generacional. En otras aplicaciones, tales como estaciones base, instrumentación, y aplicaciones militares, estrictos requisitos de desempeño discreto lugar a implementaciones. En casos como celulares y Wi-Fi, donde los consumidores aceptación es universal, las fuerzas de la competencia impulsan la continua reducción de costes.
A medida que la tecnología se vuelve más caro para desplegar (como máscara, herramienta, ingeniería y costes), el retorno necesario para justificar estos acontecimientos aumenta. Al mismo tiempo, las fuerzas de la competencia en coche a las empresas a invertir grandes cantidades a principios de un modelo de ciclo de vida. Si el mercado despega, y una empresa del chipset no está preparado, el resultado financiero puede ser terrible.
En esencia, las empresas se ven obligadas a invertir para estar listo cuando un mercado se quita, y esta inversión es cada vez más caros, mientras que al mismo tiempo, los clientes que requieren más desempeño de sus proveedores. La obtención de un retorno aceptable a la I + D, inversiones necesarias para construir el actual complejo de sistemas de comunicación es una propuesta muy difícil. Dependiendo de la complejidad del SOC-los costes de desarrollo pueden variar desde $ 10 a $ 20 millones, y superior, para un diseño de 90 nm.
Por lo tanto, el éxito de una nueva iniciativa depende de la identificación de un mercado en el que su propiedad intelectual es valiosa y, a continuación, alineando los asociados para satisfacer las necesidades del cliente. Cada vez menos empresas son capaces de manejar todos los aspectos de un sistema de desarrollo. Sin embargo, se centran en el rendimiento de costes, tiempo de salida al mercado (TTM), y el retorno de la inversión financiera es un requisito absoluto.
Para las nuevas aplicaciones de comunicación, como WiMAX, los sistemas de primera generación han sido desarrollados típicamente utilizando múltiples ICs. El MAC / modem sección podrán utilizar FPGAs y off-the-shelf DSPs; las secciones RF suelen utilizar componentes discretos como LNAs, mezcladores, y sintetizadores, con la ADCs y DACs de cerrar la brecha. Como los volúmenes de crecer, la lógica digital integrado es a menudo junto a un dedicado ASIC y, en algunos casos, los CED / DACs se incluyen en este digital ASIC, para su uso con más integrado de soluciones de RF.
Para otras aplicaciones con limitaciones de tamaño, como teléfonos móviles o USB dongles, la analógica y digital las funciones pueden estar integrados juntos, ya sea en un sistema en un paquete utilizando módulos multichip, o en un único chip. Hay muchas maneras diferentes para conducir a la disminución de tamaño y costo, pero la tendencia es que, como aumentar los volúmenes, el tamaño y la disminución de costos. En algunos casos, el costo es el rey y el rendimiento de RF puede ser sacrificado (es decir, algunas aplicaciones de consumo WLAN), aunque los clientes no se dan cuenta de ello. En otros casos, el tamaño es primordial, y la integración de la funcionalidad es el conductor.
No hay una receta para el éxito. Las empresas han tenido éxito con los más variopintos integración y las estrategias de reducción de costes. Para ser claros, las opciones de desarrollo debe ser que se reduzcan al mínimo factura electrónica de los materiales (eBOM), el tamaño y el TTM. Inteligente diseño de sistema de particionado es fundamental para alcanzar el éxito.
Tradicionales de particionado: un tiempo para riesgo de mercado
La integración de la sociedad mixta de circuitos de señal digital en un ASIC, la Figura 1, abre las puertas a muchos desafíos de implementación y, por tanto, introduce un tiempo de lanzamiento al mercado, y que es más importante, tiempo de los ingresos de riesgo para el producto.
La prometida ventajas de la tecnología digital son sólo tan buena como la capacidad de las tecnologías analógicas a traducir fielmente el lenguaje digital de 1s y 0s natural en señales analógicas. El avance de la revolución digital se ha caracterizado por la ley de Moore, que establece que el número de transistores en un chip se duplica cada 18 meses.
Analog tecnologías, por otra parte, se caracterizan por la Ley de Murphy-si algo puede salir mal, lo hará. Analog tecnologías de progreso en un ritmo más mesurado dictada no proceso de mejoras, sino por las innovaciones en los circuitos y transistores de modelado físico. Estas tecnologías mejorar cada vez más en múltiples dimensiones de desempeño, poder e integración.
Integración de las tendencias y en el caso de particionamiento
Integración tendencias son una función del volumen y la madurez del sistema, en muchos casos la aceptación y el sistema de unidad de volumen de producción nunca crecen recurrente para justificar el desarrollo generacional. En otras aplicaciones, tales como estaciones base, instrumentación, y aplicaciones militares, estrictos requisitos de desempeño discreto lugar a implementaciones. En casos como celulares y Wi-Fi, donde los consumidores aceptación es universal, las fuerzas de la competencia impulsan la continua reducción de costes.
A medida que la tecnología se vuelve más caro para desplegar (como máscara, herramienta, ingeniería y costes), el retorno necesario para justificar estos acontecimientos aumenta. Al mismo tiempo, las fuerzas de la competencia en coche a las empresas a invertir grandes cantidades a principios de un modelo de ciclo de vida. Si el mercado despega, y una empresa del chipset no está preparado, el resultado financiero puede ser terrible.
En esencia, las empresas se ven obligadas a invertir para estar listo cuando un mercado se quita, y esta inversión es cada vez más caros, mientras que al mismo tiempo, los clientes que requieren más desempeño de sus proveedores. La obtención de un retorno aceptable a la I + D, inversiones necesarias para construir el actual complejo de sistemas de comunicación es una propuesta muy difícil. Dependiendo de la complejidad del SOC-los costes de desarrollo pueden variar desde $ 10 a $ 20 millones, y superior, para un diseño de 90 nm.
Por lo tanto, el éxito de una nueva iniciativa depende de la identificación de un mercado en el que su propiedad intelectual es valiosa y, a continuación, alineando los asociados para satisfacer las necesidades del cliente. Cada vez menos empresas son capaces de manejar todos los aspectos de un sistema de desarrollo. Sin embargo, se centran en el rendimiento de costes, tiempo de salida al mercado (TTM), y el retorno de la inversión financiera es un requisito absoluto.
Para las nuevas aplicaciones de comunicación, como WiMAX, los sistemas de primera generación han sido desarrollados típicamente utilizando múltiples ICs. El MAC / modem sección podrán utilizar FPGAs y off-the-shelf DSPs; las secciones RF suelen utilizar componentes discretos como LNAs, mezcladores, y sintetizadores, con la ADCs y DACs de cerrar la brecha. Como los volúmenes de crecer, la lógica digital integrado es a menudo junto a un dedicado ASIC y, en algunos casos, los CED / DACs se incluyen en este digital ASIC, para su uso con más integrado de soluciones de RF.
Para otras aplicaciones con limitaciones de tamaño, como teléfonos móviles o USB dongles, la analógica y digital las funciones pueden estar integrados juntos, ya sea en un sistema en un paquete utilizando módulos multichip, o en un único chip. Hay muchas maneras diferentes para conducir a la disminución de tamaño y costo, pero la tendencia es que, como aumentar los volúmenes, el tamaño y la disminución de costos. En algunos casos, el costo es el rey y el rendimiento de RF puede ser sacrificado (es decir, algunas aplicaciones de consumo WLAN), aunque los clientes no se dan cuenta de ello. En otros casos, el tamaño es primordial, y la integración de la funcionalidad es el conductor.
No hay una receta para el éxito. Las empresas han tenido éxito con los más variopintos integración y las estrategias de reducción de costes. Para ser claros, las opciones de desarrollo debe ser que se reduzcan al mínimo factura electrónica de los materiales (eBOM), el tamaño y el TTM. Inteligente diseño de sistema de particionado es fundamental para alcanzar el éxito.
Tradicionales de particionado: un tiempo para riesgo de mercado
La integración de la sociedad mixta de circuitos de señal digital en un ASIC, la Figura 1, abre las puertas a muchos desafíos de implementación y, por tanto, introduce un tiempo de lanzamiento al mercado, y que es más importante, tiempo de los ingresos de riesgo para el producto.
Figura 1: Tradicional Particionado(Haga clic sobre la imagen para ampliar)
A pesar de que el núcleo mixto se ha verificado en una base autónoma, el rendimiento del núcleo es una función del entorno en el que se integra. Las cuestiones relativas a la fuente de alimentación de rutas, capacitancias parásitas, y el proceso que las variaciones no son importantes para una digital-sólo chip, ahora tienen una mayor importancia.
El tiempo de una FPGA validada, sólo digital-para el diseño de silicio va de dos a seis meses sobre la base de la complejidad, caudal de diseño, y herramientas de automatización. Por otro lado, el ciclo de tiempo para conseguir una sociedad mixta de señal a la primera de diseño de silicio podría tardar hasta tres veces más largo-suponiendo que la analógica núcleos están disponibles y verificadas en el proceso adecuado de elección, la figura 2.
Figura 2: Tiempo de ciclo de diseño(Haga clic sobre la imagen para ampliar)
La sensibilidad de circuitos analógicos al ruido generado por el cambio de millones de transistores en presencia de señales en el rango de microvoltios requiere una mayor atención y múltiples de diseño y diagramación comentarios, lo que aumenta el tiempo de silicio y muestras de trabajo.
El problema no es insuperable. Múltiples son las técnicas disponibles para mitigar la interacción, pero éstas requieren una cuidadosa atención personalizada a disposición de la máscara, que tiene la ingeniería tiempo y recursos. Sin duda requiere de un conjunto totalmente nuevo de las competencias básicas en lo que puede ya ser un sobrecargado equipo de ingenieros.
La evaluación y diseño del tablero de diseño también tiene un impacto crítico sobre el funcionamiento de la sociedad mixta de señal de parte del dispositivo. El análogo I / O en la placa de referencia es sensible al ruido externo, y las rutas de abastecimiento a la sociedad mixta de señal de parte del diseño requieren alto aislamiento. La eliminación de analógico I / O reduce el ruido de acoplamiento cuestiones a un mínimo. Además, se resuelve el problema de la interfaz analógica núcleos de diferentes fabricantes (es decir, chip de radiofrecuencia y de señal mixta convertidor de núcleos).
Por ejemplo, algunos de los núcleos disponibles ADC recomiendan que, para obtener la ficha de datos de funcionamiento específicos, un discreto 5 V op amp conductor de amortiguación es obligatorio. Para modems más pequeñas utilizando un proceso, como 130 nm o 90 nm, el swing y la señal en modo común a nivel debe reducirse y corresponde al utilizar diferentes vendedor de chips RF. Estas consideraciones adicionales exigir recursos de ingeniería.
Ser segundo al mercado abruptamente a menudo significa el descuento de los precios de productos con el fin de captar cuota de mercado. Elegir un puro digital o una FPGA caudal de diseño puede acortar el tiempo para llevar un producto al volumen de fabricación de seis a 12 meses.
Familiarización con el silicio funcional es sólo el primer paso, como para llegar a la producción con una sociedad mixta de IC de señal ofrece a sus propios desafíos. De señal mixta circuitos son sensibles a las variaciones del proceso, tales como los umbrales, las fugas, la resistencia de materiales, y otros parámetros del proceso. A menudo, como el desempeño de la sociedad mixta de la señal se degrada, también lo hace el sistema.
En los mercados de gran volumen, la capacidad de fabricación en múltiples sitios de fabricación es esencial para garantizar la entrega oportuna y optimizar los costes. Diseño digital puede ser relativamente fabricación in situ agnóstico, mientras que portar de señal mixta circuitos a diferentes fábricas requiere tiempo y puede requerir una amplia rediseño y optimización de aptitudes. Los recursos para la orientación de fabricación diferentes corrientes suelen ser muy difícil de poner juntas, ya menudo mejor gastado en otras partes.
Otra cuestión importante con el particionado tradicional es que requiere un enfoque par. Es decir, desde el ADCs y DACs estén separados de la RF, el tiempo real de los bucles, como el control automático de ganancia (AGC) y transmitir el poder de control, se ven obligados a ser compartidos entre dos chips y múltiples partes. Importantes por adelantado el trabajo se requiere para optimizar un diseño de referencia de dispositivos discretos.
Estos desafíos de la analógica y de señal mixta diseño disminuir el foco de la competencia básica del sistema a nivel del equipo de diseño y puede retrasar la introducción de nuevos productos al mercado.
Smart particionado
Con la disponibilidad de RF CMOS madura procesos y los avances en analógico y las capacidades de modelado de RF, ahora es posible mover los datos y otros convertidores de señal mixta para los bloques de RF IC. La siguiente sección se mostrará la razón por la que sustituye a la tradicional interfaz analógica banda base con una interfaz digital ofrece una "inteligente" sistema de particionado para algunos sistemas de comunicaciones, la Figura 3.
Figura 3: Smart Particionado(Haga clic sobre la imagen para ampliar)
La modificación propuesta incluye la apropiada división de la funcionalidad de tal manera que el sistema de RF en un chip (SOC) ofrece un completo RF solución a los bits, que incluye todos los bucles de control tales como el control automático, transmitir el poder de control, calibración de RF y los bucles. La inclusión de bucles de control en la radio los resultados finales frente a la facilidad de uso y más fácil mezclar y combinar diferentes con capacidad de banda base digital PHY módems.
Un formato estándar, la IDA / Q ™ digital I / Q interfaz, está disponible para la interfaz entre la RF front end y la banda base digital. Este formato consiste interfaz bidireccional de control y líneas de datos y apoya la intercambiabilidad y la facilidad de aplicación. La reducción de tiempo real del software de control de resultados en el diseño de sistemas más sencillos. Todos los analógicos y de RF controles específicos son particionados a la RF front end.
Acerca de los autores
Noman Rangwala, Marketing Manager, (noman.rangwala @ analog.com), y Tom Gratzek, director de línea de productos (tom.gratzek @ analog.com) en tanto en Analog Devices, Inc
No hay comentarios:
Publicar un comentario